许多路由器设计者已经开始利用定制的专用集成电路（ASIC）来补充或替代RISC处理器。
从根本上说，ASIC是一种专为某一特定应用制造的芯片。ASIC可以将需要许多芯片完成的工作集成到一个单独的、体积更小、速度更快的模块上，以减少制造和支持费用，同时提高了使用ASIC设备的速度。ASIC技术现在已经非常先进，许多传统上需要由软件完成的功能现在都可以迁移到ASIC上。
尤其是ASIC可以使设计者利用不断提高的硅片技术的能量来制造用于特定功能的设备（如路由器）。
在过去十年中，受不断提高的硅片处理工艺的推动，ASIC技术在密度上和性能上都有了非常大的改进。最新的0.25微米ASIC技术可以在一个单个 150MHz芯片上支持500多万个门电路。十年前，1.5微米技术可以支持25MHz的性能。当时的门电路的密度一般为1万到2万个门电路。五年前，0.6微米技术可以支持66MHz的性能，门电路密度一般为7.5万到10万个门电路。
一个门电路就是ASIC上的一个电路，并且门电路可以多种方式来布置。一个芯片上的门电路阵列以及门电路的数量可以决定ASIC的总体功能。专家预测，到 2005年前，在计算机设备中的门电路数将达到1000万门，而ASIC产业的市场规模也将达到80亿美元。厂商可以选择定制所有或部分门电路以及控制这些门电路的逻辑。
像IBM等ASIC厂商提供了基本ASIC库，其它厂商可以从中选用。过去，像内存这类基本元素曾是标准的ASIC部件，不过，现在复杂的设计（如千兆以太网特性或对PCI控制器的支持）或ASIC厂商称作内核的设计正被加入到许多ASIC厂商的计划之中。
这些技术进步意味着，更多的功能被加入到硬件中，同时大大减少了处理周期的数量，增加了性能水平和功能。与利用软件实现同样功能相比，使用ASIC可以将性能提高多达两倍。
但是，当你将各种功能迁移到硅片上时，还需要权衡一下利弊。一个全硬连线的路由器会很不灵活，并且具有风险。标准，特别是当这些标准应用于网络边缘时，一直在处于不断更新的状态中。例如，像IEFT服务等这类服务质量（QoS）机制现在仍在不断完善。新的协议（包括多协议标记交换和第二层遂道协议）才出现不久。新的IP打包方案才刚刚提出。
因此，在相当一段时间内，将不同帧处理功能制作在ASIC上不是一个好的方案。
一个较好的方式可能是将RISC与 ASIC技术精确的结合。这种方式可以使RISC处理器具有的最大灵活性与全硬连线ASIC解决方案的性能密度和费用优势相结合。像缓冲区管理、队列管理、QoS调度、地址查寻以及流量分类等普通功能可以无风险地卸载到ASIC硅片上。像第二层和第三层包头过滤等包头处理和修改功能连同QoS控制、统计采集和其它“可能改变的”功能可以由RISC处理器处理，以获得更大的灵活性。
在决定多少包头处理器功能应当由硬连线实现，以及多少功能应当下载到与可编程RISC处理器相连的固件上时，需要做不同的权衡。软硬件的正确结合最终还要取决于某一特定交换机或路由器的设计者定位的市场段。
唯软件实现的交换机和路由器具有灵活性，但却不能提供足够的性能，特别当遇到如QoS这类高级特性时。硬连线的ASIC交换机和路由器应用可以具有非常高的性能，但却不能提供广域网边缘所需的灵活性。
编辑:
